W książce omówiono zagadnienia z dziedziny architektury komputerów, realizujących klasyczny model przetwarzania opisany przez von Neumanna. Zasadnicze cechy maszyny o takiej architekturze, zwanej także komputerem z programem pamiętanym, to przechowywanie w pamięci wszystkich przetwarzanych informacji i sekwencyjne wykonywanie poleceń.

Spis treści:

Przedmowa

1. Historia i perspektywy rozwoju komputerów
1.1. Krótka historia mechanizacji obliczeń
1.2. Postępy technologii i prognozy rozwoju komputerów

2. Komputer i program
2.1. Koncepcja programu pamiętanego
2.2. Komputer jako automat
2.3. Architektura komputera
2.4. Szybkość przetwarzania
2.5. Ewolucja architektury komputerów

3. Architektura listy rozkazów
3.1. Lista rozkazów
3.2. Rodzaje działań
3.3. Architektura procesora
3.4. Adresowanie danych
3.4.1. Indeksowanie danych
3.4.2. Rozdzielczość adresowania
3.4.3. Przestrzenie adresowe
3.4.4. Odwzorowanie przestrzeni adresowych
3.5. Tryby adresowania
3.6. Projektowanie listy rozkazów

4. Reprezentacja danych
4.1. Klasyfikacja danych
4.1.1. Kody rozkazów
4.1.2. Dane systemowe
4.1.3. Dane użytkowe
4.2. Kodowanie i formaty danych użytkowych
4.2.1. Typy znakowe
4.2.2. Reprezentacja liczb naturalnych i całkowitych
4.2.3. Reprezentacja liczb rzeczywistych - typy ciągłe (pseudorzeczywiste)
4.2.4. Standard zmiennoprzecinkowy IEEE 754

5. Arytmetyka obliczeniowa
5.1. Arytmetyka stałoprzecinkowa
5.1.1. Dodawanie i odejmowanie stałoprzecinkowe
5.1.2. Mnożenie stałoprzecinkowe
5.1.3. Dzielenie stałoprzecinkowe
5.1.4. Obliczanie pierwiastka kwadratowego
5.1.5. Szybkość działań stałoprzecinkowych
5.1.6. Arytmetyka nasyceniowa
5.2. Rozszerzanie zakresu działań stałoprzecinkowych
5.3. Arytmetyka zmiennoprzecinkowa
5.3.1. Mnożenie i dzielenie
5.3.2. Dodawanie i odejmowanie
5.3.3. Zaokrąglanie wyniku i bity chroniące
5.3.4. Wyjątki, ich obsługa, tryby zaokrąglania

6. Przepływ sterowania
6.1. Decyzje i rozgałęzienia
6.2. Funkcje i procedury

7. Przetwarzanie współbieżne
7.1. System operacyjny i jego funkcje
7.2. Model procesowy
7.2.1. Kontekst procesu
7.2.2. Przełączanie procesów
7.2.3. Przerwania
7.3. Procesy współbieżne
7.3.1. Synchronizacja procesów
7.3.2. Ochrona procesu
7.4. Zarządzanie pamięcią
7.4.1. Mechanizmy translacji adresu wirtualnego
7.4.2. Strategie zarządzania pamięcią
7.5. Obsługa wejścia i wyjścia
7.6. Obsługa wyjątków

8. Systemy magistral
8.1. Protokół magistrali
8.2. Kontrola transmisji informacji
8.3. Arbitraż magistrali

9. System pamięci
9.1. Organizacja i obsługa pamięci
9.1.1. Pamięć o dostępie swobodnym
9.1.2. Pamięć o dostępie sekwencyjnym i bezpośrednim
9.1.3. Pamięć skojarzeniowa
9.1.4. Hierarchia pamięci
9.1.5. Organizacja pamięci głównej
9.1.6. Macierze dyskowe RAID
9.2. Pamięć podręczna
9.2.1. Zasada lokalności i buforowanie pamięci
9.2.2. Działania w buforze pamięci podręcznej
9.2.3. Zarządzanie pamięcią podręczną
9.2.4. Model spójności wielopoziomowej pamięci podręcznej (MESI)
9.2.5. Pamięć podręczna dysku

10. Przetwarzanie potokowe
10.1. Zasady przetwarzania potokowego
10.1.1. Ocena wydajności i przepustowości potoku
10.1.2. Ocena długości przestojów
10.2. Organizacja procesora potokowego
10.3. Rozwiązywanie konfliktów przetwarzania
10.3.1. Konflikt sterowania
10.3.2. Konflikt strukturalny
10.3.3. Konflikt danych
10.3.4. Niekolejne wykonanie rozkazów
10.4. Potokowy dostęp do pamięci

11. Inne modele przetwarzania informacji
11.1. Przetwarzanie scentralizowane
11.2. Przetwarzanie rozproszone
11.3. Sieci neuronowe
11.4. Komputer kwantowy

A. Architektura 80x86/Pentium
A.1. Ewolucja systemu Intel 80x86/Pentium
A.2. Architektura listy rozkazów i80x86/Pentium
A.2.1. Podstawowa lista rozkazów 80x86
A.2.2. Architektura IA-32
A.2.3. Rozszerzenia listy rozkazów Pentium (P5, P6, P7)
A.2.4. Lista rozkazów jednostki MMX
A.2.5. Listy rozkazów jednostek SSE/SSE2 oraz SSE3
A.3. Przetwarzanie potokowe w Pentium
A.3.1. Struktura funkcjonalna procesorów Pentium
A.3.2. Struktura potoku Pentium i Pentium MMX (P5)
A.3.3. Struktura potoku w architekturze P6 (Pentium Pro, II, III)
A.3.4. Przetwarzanie potokowe w Pentium 4 (P7)
A.4. Adresowanie wirtualne w architekturze IA-32
A.4.1. Segmentacja
A.4.2. Stronicowanie
A.5. Tryby pracy procesora
A.5.1. Zmiana trybu pracy
A.5.2. Tryb zarządzania systemem SMM
A.6. System przerwań
A.6.1. Przerwania standardowe
A.7. Transfery przez magistralę?
A.8. Współpraca z urządzeniami we/wy

B. Architektura PowerPC
B.1. Charakterystyka architektury PowerPC
B.2. Architektura listy rozkazów PowerPC
B.2.1. Wykonanie działań arytmetycznych
B.2.2. Działania stałoprzecinkowe
B.2.3. Działania zmiennoprzecinkowe
B.2.4. Rozgałęzienia i pułapki
B.2.5. Działania logiczne i transformacje kodu
B.2.6. Kopiowanie do i z pamięci
B.2.7. Działania wektorowe
B.3. Adresowanie pamięci
B.4. Wspomaganie współbieżności
B.4.1. Adresowanie wirtualne
B.4.2. Translacja blokowa
B.4.3. Ochrona danych
B.4.4. Przestrzeń we/wy
B.5. Przerwania i wyjątki

Literatura
Słownik angielsko-polski ważniejszych terminów
Indeks ważniejszych terminów